AI用語集
人工知能の完全辞典
スパイキングニューラルネットワーク
離散的な電気パルス（スパイク）を使用して情報を伝達する脳の計算モデルで、生物学的ニューロンの機能を模倣しつつ、より高いエネルギー効率を発揮します。
ニューロモルフィックハードウェア
脳の動作原理に基づいて設計されたハードウェアアーキテクチャで、生物学的ニューラルネットワークを最小限の消費電力で効率的にシミュレートするために専用の電子回路を使用します。
Loihi
Intelのニューロモルフィックチップで、128コアと131,072個のニューロンを搭載し、非同期アーキテクチャを用いてスパイキングニューラルネットワークを卓越したエネルギー効率で実行します。
TrueNorth
IBMのニューロモルフィックチップで、100万個のニューロンと2億5600万個のシナプスを統合し、4096コアに編成されており、リアルタイム認識アプリケーションのためにイベント駆動型アーキテクチャを採用しています。
SpiNNaker
マンチェスター大学の大規模並列ニューロモルフィックシステムで、相互接続されたARMプロセッサを使用して、最大10億個のニューロンをリアルタイムでシミュレートします。
電子シナプス
生物学的シナプスの振る舞いを模倣する電子回路で、プログラム可能な可塑性ルールに従って、人工ニューロン間の結合強度を変調することができます。
シナプス可塑性
ニューロモルフィックネットワークにおけるシナプス結合強度の適応メカニズムで、シナプス重みの修正によって学習と記憶を可能にします。
イベント駆動型コンピューティング
処理がイベント（スパイク）に応答してのみ活性化する計算パラダイムで、従来のクロックベースのアーキテクチャと比較して消費電力を劇的に削減します。
アドレス・イベント表現
各スパイクを発信ニューロンのアドレスとして符号化する非同期通信プロトコルであり、ニューモルフィックシステムにおける情報の効率的な伝送を可能にする。
クロスバーアレイ
並列乗算・累積演算を可能にするメモリデバイスの行列アーキテクチャであり、ニューモルフィックチップにおけるシナプスの効率的な実装に最適である。
メモリスタ
抵抗値が電流の履歴に依存する不揮発性電子部品であり、ニューモルフィック回路においてシナプス重みを保存・適応させるための人工シナプスとして使用される。
ニューモルフィックコア
ニューモルフィックチップにおける基本となる計算ユニットで、独自のメモリと制御ロジックを備えたローカルなニューロンとシナプスを含み、自律的に動作可能である。
非同期計算
グローバルクロックを持たず、コンポーネントがハンドシェイクプロトコルを介して通信する計算モードであり、ニューモルフィックシステムにおいて最適なエネルギー消費と最大限の並列性を可能にする。
デンドリティック計算
ニューモルフィックニューロンの樹状突起レベルでの情報処理であり、体細胞統合の前に複雑な非線形乗算演算を可能にする。
メッシュネットワーク・オン・チップ
ニューモルフィックコア間の2Dまたは3D相互接続アーキテクチャであり、最小限のレイテンシと大規模ネットワーク向けの高いスケーラビリティでスパイクの効率的なルーティングを可能にする。
ニューモルフィック・プロセッサ・ユニット
スパイキングニューラルネットワークの実行に最適化された専用プロセッサであり、低レイテンシでニューロンおよびシナプス演算を行うためのハードウェアアクセラレータを統合している。
シリコンニューロン
生物学的ニューロンの電気的動力学（膜電位の統合、スパイク発生、不応期のメカニズムなど）を再現する集積回路。
ニューロモルフィック・コプロセッサ
メインCPUと連携して動作し、ニューロモルフィックなワークロードを高速化するために、メインプロセッサから負荷の高いスパイク演算をオフロードする専用の演算ユニット。
低消費電力スパイクアーキテクチャ
スパイク処理時の消費電力を最小限に抑えるように最適化されたハードウェア設計であり、電圧スケーリングや適応的パワーゲーティングなどの技術を使用する。