Glosario IA
El diccionario completo de la Inteligencia Artificial
Redes de Neuronas Spiking
Modelos computacionales del cerebro que utilizan impulsos eléctricos discretos (spikes) para transmitir la información, imitando así el funcionamiento de las neuronas biológicas con una eficiencia energética superior.
Hardware Neuromórfico
Arquitectura material diseñada sobre el principio del funcionamiento cerebral, utilizando circuitos electrónicos especializados para simular eficientemente redes de neuronas biológicas con un consumo mínimo.
Loihi
Chip neuromórfico de Intel que cuenta con 128 núcleos y 131072 neuronas, utilizando una arquitectura asíncrona para ejecutar redes de neuronas spiking con una eficiencia energética notable.
TrueNorth
Chip neuromórfico de IBM que integra 1 millón de neuronas y 256 millones de sinapsis, organizados en 4096 núcleos con una arquitectura basada en eventos (event-driven) para aplicaciones de reconocimiento en tiempo real.
SpiNNaker
Sistema neuromórfico masivamente paralelo de la Universidad de Manchester, que utiliza procesadores ARM interconectados para simular hasta 1 mil millones de neuronas en tiempo real.
Sinapsis electrónica
Circuito electrónico que imita el comportamiento de una sinapsis biológica, capaz de modular la fuerza de conexión entre neuronas artificiales según reglas de plasticidad programables.
Plasticidad sináptica
Mecanismo de adaptación de la fuerza de las conexiones sinápticas en las redes neuromórficas, que permite el aprendizaje y la memorización mediante la modificación de los pesos sinápticos.
Computación basada en eventos
Paradigma computacional donde los procesamientos se activan solo en respuesta a eventos (spikes), reduciendo drásticamente el consumo energético en comparación con las arquitecturas tradicionales basadas en reloj (clock-based).
Representación de Eventos por Dirección
Protocolo de comunicación asíncrona donde cada impulso se codifica como la dirección de la neurona emisora, permitiendo una transmisión eficiente de la información en los sistemas neuromórficos.
Matriz de barras cruzadas
Arquitectura matricial de dispositivos de memoria que permite operaciones de multiplicación-acumulación paralelas, ideal para la implementación eficiente de sinapsis en los chips neuromórficos.
Memristor
Componente electrónico no volátil cuya resistencia depende del historial de la corriente, utilizado como sinapsis artificial para almacenar y adaptar los pesos sinápticos en los circuitos neuromórficos.
Núcleo Neuromórfico
Unidad de cálculo fundamental en un chip neuromórfico, que contiene neuronas y sinapsis locales con su propia memoria y lógica de control, capaz de funcionar de manera autónoma.
Computación Asíncrona
Modo de cálculo sin reloj global donde los componentes se comunican a través de protocolos de enlace, permitiendo un consumo energético óptimo y un paralelismo máximo en los sistemas neuromórficos.
Computación Dendrítica
Procesamiento de la información a nivel de las dendritas en las neuronas neuromórficas, permitiendo operaciones complejas de multiplicación no lineal antes de la integración somática.
Red en Malla en Chip
Arquitectura de interconexión 2D o 3D entre núcleos neuromórficos, permitiendo un enrutamiento eficiente de los impulsos con una latencia mínima y una alta escalabilidad para grandes redes.
Unidad de Procesador Neuromórfico
Procesador especializado optimizado para la ejecución de redes de neuronas de pulsos, integrando aceleradores de hardware para las operaciones neuronales y sinápticas con baja latencia.
Neurona de silicio
Circuito integrado que reproduce las dinámicas eléctricas de una neurona biológica, incluyendo la integración de membrana, la generación de picos y los mecanismos de refracción.
Coprocesador neuromórfico
Unidad de cálculo especializada que trabaja en complemento con una CPU principal para acelerar las cargas de trabajo neuromórficas, descargando al procesador principal de los cálculos intensivos de picos.
Arquitectura de picos de bajo consumo
Diseño de hardware optimizado para un consumo de energía mínimo durante el procesamiento de picos, utilizando técnicas como el escalado de voltaje y el bloqueo de energía adaptativo.